⑩日本国特許庁(JP)

⑩特許出願公問

# <sup>®</sup> 公 開 特 許 公 報 (A) 平3-62712

Int, Cl. 3

識別記号

庁内整理番号

@公開 平成3年(1991)3月18日

H 03 F 3/45

Α

7741 - 5 J

未発生活がによるかるし取りける

❷発明の名称

CMOS演算增幅器回路

②特 願 平1-198821

四出 願 平1(1989)7月31日

ゆ発 明 者 吉 井 宏 治 の出 願 人 株式会社リコー

東京都大田区中馬込1丁目3番6号 株式会社リコー内

東京都大田区中馬込1丁目3番6号

四代理 人 弁理士 青山 葆 外1名

明 細 掛

1. 発明の名称

CMOS演算增級器回路

- 2. 特許請求の範囲
- (1) 入力信号を受けるPチャンネルMOSトランジスタを対とする差動段と、上記入力信号を受けるNチャンネルMOSトランジスタを対とする 差動段と、前記両差動段の出力を合成する回路と を備えたことを特徴とするCMOS 凝算増幅器回路。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、CMOS果積回路における演算増額 器に関する。

[従来の技術]

最近、装取のコストグワン、小型化等の要求から、アナログ信号とデジタル信号が混在する電子 四階ンステムを「チップ化しようとする試みが進 められており、その良体化の一つよしてCMOS トランジスタの集積回路にて実現されている。

CMOSトランジスタを用いた紋質増幅器とし では、第5図あるいは第6図に示すように、Pチャ ンネルMOSトランジスタもしくはNチャンネル MOSトランジスタを対とする姜動入力段X、y のいずれかーつを入力郎に配したものである。深 5 國に示した回路においては、アチャンネルMの S·トランジスターとでにてなる発動段×に複続さ れたPチャンネルMOSトランジスタ3は、Pチャ ン末ルMOSトランジスタイとカレントミラー回 路Cしを構成する。一方、PチャンネルMOSト ランジスタに接続されたNチャンネルMOSトラ ンジスタ 5 は、NチャンネルMOSトランフスク 6 とでカレントミラー回路C2を構成する。Nチャ ンネルMOSトランジスク6に投税されたPチャ ンネルMOSトランジスタ7の電流は、アチャン ネルMOSトランジスタの電視1の1/2となる ようにその寸法が足められている。上紀の回路機一 成において、ドチャンネルMOSトランジスタラ の亀圧が降下すると、上記台カレントモラーじす。 C 2の作用によって出力場子のリアの電圧が上昇

- 7 -

する..

第6図の場合にも上記と類似の作用をなす。
この種の商類増幅器において、同和人力電圧範囲では、第7図で示すように、PMOSを用いた第6図の電源側電圧の一部("ア"の部分)に対しては不動作となり、又、PMOSを用いた第6図に示す演算増幅器ではGND(接地)側の電圧の一部("イ"の部分)で不動作となる。このように、第5図や第6図に示した従来の演算情報器では、電源医からGNDまでの全範囲をカパーして動作することがきなかった。これは、主に入力部差動数のMOSトランジスタのしきい値電圧(Vib)分が不感帯となるからである。

## 【課題を解決するための手段】

これらの回路を用いて担圧フォロワ回路を構成したときの入出力特性は、それぞれ第8関、第9回のように、PMOSを用いた回路では電器既圧に近い部分で旋和し、一方、NMOSを用いた回路では0ポルト近めで不動作となり、いずれにおいても同相人力電圧範囲の制限により入力がGN

~ 3 -

本発明のCMOS油質増幅回路は、入力信号を受けるPチャンネルMOSトランジスタを対とする差動段と、上記入力信号を受けるNチャンネルMOSトランジスタを対とする差動段と、前記码を動段の出力を合成する回路とを備えたことを特徴とする。

### (作用)

PチャンネルMOSトランジスタを対とする 遊動入力部における入出力特性は取割低位V<sup>+</sup>側 で非直線性となるがGND側で直線性となり、一 方、NチャンネルMOSトランジスタを対とする 遊動入力部における入出力特性は、GND側で非 直線性となるが電源電位側では直線性となる。前 起双方の終熱入力部を入力部として用い、これら の各系動入力部の退線性を有する出力を合成し の各系動入力部の退線性を有する出力を合成し によって合成することにより、GNDから環境で 位にわたって直線性のよい入出力特性が得られる。 【実施例】

以下本発明を一実施例に基づいて規明する。 取 1 図において、作しないしじし1 ロアチャンネル D(0 V)から電源規圧(V \*)まで変化したとき出力は直線的に追従していない。

関に、システム上及びMOS業子の射圧の制約 等により、アナログ部の電源電低もロジック部と 関係5Vの単一電源に限定されることが多く、そ のために囲路のダイナミックレンジが狭くなる結 集、ノイズ及び案子特性のはらつきや変動の影響 を受けやすく、高精度なアナログ商算ができなかった。

従って、このような従来の演算増幅器を用いた 回路システムでは、外部からの入力レベルやシス テム内部での演算結果出力が、当該演算増幅器の 許容される同相入力電圧範囲により制限されるこ とのないように、レベル合わせのための回路を様 人する必要があり、回路が増大し、又、回路設計 が困難となっていた。

本発明の目的は、入山力越圧範囲の広く、ダイ ナミックレンジを広く報保した放弃増幅器あるい は比較器を提供することにある。

[課題を解決するための手段]

-4-

MOSトランジスタ、NIないしN9はNチャン ネルMロSトランジスタである。NS.N6はー 対のNチャンネルMOSトランジスタによる増幅 器にでなる差動入力段を形成し、P9.P10は 一対のPチャンネルMOSトランジスタによる地 **帰器にてなる差動入力段を形成している。それぞ** れのMOSトランジスタのゲートは、図示のごと く非反転入力または反転入力を受けるようになっ ている。PチャンネルMOSトランジスタP2. P3はカレントミラー回路を構成しており、Nチャ ンホルMOSトランジスタNSのフース・ドレイ ン間の電流に対応する方向が反転した電流を、上 記力レントモラー回路のカレントミラー作用によっ てPチャンネルMOSトランジスタP2からトラ ンジスタN2.N3に供給する。同様にして、P チャンネルMOSトランジスタP4.PSは、N チャンネルMOSトランジスタNGの超流をカレ ひとえずーにより根据を反転を仕ている。

P チャンホルM O S トランジスタ P 2 のフース (またはドレイン) O 、変動入力段のM O S トラン ジスクP10のソース(またはドレイン)と接続されて、MOSトランジスクP2の性能とP10との世流は知覚されるようになっている。NチャンネルMOSトランジスクN2.N3はカレントミラー四路を情成しており、このカレントミラーでMOSトランジスクP10の電流の方向を反転させている。同様に、PチャンネルMOSトランジスクP5とP9とは、用互に接続され、両MOSトランジスクP5とP9との電流は加算される。NチャンネルMOSトランジスタN1.N8は、カレントミラー回路を構成しており、このカレントミラーMOSトランジスタP9の単微の方向を反転させている。

上述のように加算された2つの電流は、NチャンネルMOSトランジスタNS、NGにてなる人力段で得られる出力の電流と、PチャンネルMOSトランジスタP9、PLOにてなる人力段で得られる出力との合成である。この合成した電流出力を、カレントミラー回路として構成されているアチャンネルMOSトランジスタPG、P7で電

- 1 -

力端子OUTの電圧が変化する。

又、非反転人力電圧がPチャンネルMOSトランジスタP9.P10のVlhから頂頭電位の間にあるときにはPチャンネルMOSトランジスタP9.P10の差動般が動作しないが、この間ではNチャンネルMOSトランジスクN5.N6にてなる差動段が動作して非反転入力端子の電圧描子の電圧変化に対応して出力端子OUTの出力電圧が変化する。

上記のようにして第1図に示した演算増報器では、人力限圧、例えば非反転側の電圧の 0 V から 電源磁位までの変化に対応して直線的比例する む 力電圧を得ることができる。 従って間相入力電圧 晒倒を広くとれるとともにダイナミックレンジを 広くすることができる。

第2図は第1図の演算増幅器を用いて載圧ファ いつを構成した例である。人出力特殊は、第3図 に示したようにGNDから可称単位までの広い孤 生毎頃の人力に対し出力が高級的に退従している。 また、第2図の回路において、非反伝人力端子! 旺山力に変換し、このMOSトランジスタP7の 山力電圧でPチャンネルMOSトランジスタN9で棉 成される川力段を駅動している。おおPチャンネ ルMOSトランジスタPI、抵抗RI、Nチャンネ ルMOSトランジスタNIは煮動像の動作電流を 決定するバイアス回路である。CIは位相補債用 コンデンサである。

上記の回路構成によって非反転側の入力端子(NチャンネルMOSトランジスタN5)の入力電圧を発更すると、これに対応してMOSトランジスタPII、N9の出力低圧かせ変化する。ここでNチャンネルMOSトランジスタN5.N6の差動数は入力電圧が0から両MOSトランジスタN5.N6のしきい電圧(Vth5.6で表す)ではN5.N6になる差動数は動作しない。しかしなから、このような電圧範囲では、PチチャンネルMOSトランジスタP9.PIOにてなる差動数が動作して非反転入力場子の端子電圧に対するトランジスタP7とN2とのコモン点の電圧が変化し、出

- g -

ド<sup>十</sup>に比較入力を印加し、一方、反転入力鳴子! N<sup>一</sup>に基準入力を印加することによって比較器と して用いることもできる。

第4図は第2図の回路を用いて並列比較型A/ Dコンパータを構成した例である。従来、比較器 にはチョッパ型回路を用いていたため、クロック 回路が必要であり、その構成上CMOSトランプスタによるインパータに貫通電流が流れ消費電流 が多かったが、比較器10として第1図に示した 演算増幅器を用いることにより前記の問題を解決 できる。

### (発明の効果)

以上継述したように、この発明はPチャンネルMOSトランジスタにてなる意動増船器とNチャンネルMOSトランジスタにてなる意動増橋器と用い、調増幅器の出力を合成する方法をとったことにより、減算増緩器やコンパシーを回路における同相人力抵圧範囲を重点組成からGNDまで活く取れる。これにより、回路システムの信号のダイナミックレンジが大きでなり、ディズで着で着

性の変動、はらつきの影響を小さくし、髙精度が 算を可能にする。また信号レベル設定の必要がな く、回路設計が容易になり、併せて温度、福蘇羅 圧に対する作動範囲も広くなる。


#### 4. 図面の詳朝な説明


第1 図は本発明のCMOS 放弃増額器回路一実 施例を示す回路図、第2 図は、第1 図の回路を電 正フォロクとして用いたときの等価図、第3 図は、 第2 図の回路における人出力特性を示す図、第4 図は、第1 図の回路の適用例を示す並列比較型 A / D比較器の回路図、第5 図及び第6 図は、従来 のCMOS 演算増緩器の回路図、第7 図は、第5 図及び第6 図の回路図における同相入力電圧範囲 を示す図、第8 図及び第9 図は、それぞれ第5 図 及び第6 図の回路を電圧フォロツ回路として用い たときの人出力特性を示す図である。

P I ~P I I …P チャンネルM O S トランジスタ、 N I ~N 9 …NチャンネルM O S トランジスタ、 C I …コンデンサ、R …抵抗。


- 11 -


第 1 図







된 9








特朗平 3-62712(6)



第8図



第9図

